Москва
Уверенное владение языком HDL Verilog/SystemVerilog (предпочтительно применение SystemVerilog). Знание языка tcl, достаточное для взаимодействия с Xilinx Vivado.
Интеграция крупных и сложных RTL модулей в FPGA прототипы с последующей сборкой битстримов и решением проблем размещения, трассировки, таймингов и...