Минск
Опыт верификации и/или разработки RTL от 3 лет. Знакомство с архитектурой хотя бы одного современного процессора. Уверенный пользователь RTL...
Основное направление работы: функциональная верификация отдельных блоков (IP) и всего СнК в сборе на SystemVerilog по методологии UVM; подключение VIP...