Москва
Знание синтезируемого подмножества Verilog/SystemVerilog. Хорошее понимание синхронной передачи, статического временного анализа STA, СDC. Владение SDC. Умение писать тестовое окружение...
Разработка ПО для FPGA/CPLD. Поддержка и рефакторинг существующего ПО для FPGA/CPLD. Разработка и поддержка документации для прошивок (вики...