Инженер по разработке RTL

Ищем RTL-разработчика в команду, которая создаёт нейронный процессор для систем ИИ. Предстоит разрабатывать цифровые IP-блоки, участвовать в выборе архитектурных решений и сопровождать разработку от моделирования до проверки прототипов.

Задачи

• Разработка синтезируемого RTL на Verilog/SystemVerilog для цифровых блоков ASIC.
• Участие в проработке микроархитектуры блоков и их интерфейсов.
• Отладка в RTL-симуляторе и на FPGA-прототипах.
• Интеграция разработанных блоков в состав NPU.
• Подготовка технической документации и сопровождение разработанных блоков.

Обязательные требования

• Опыт разработки RTL от 3 лет.
• Владение Verilog/SystemVerilog, опыт написания синтезируемого RTL.
• Понимание принципов синхронного проектирования, организации сброса и передачи данных между тактовыми доменами.
• Уверенная работа в Linux.
• Опыт использования Git, Tcl, Make и Bash.
• Английский язык на уровне чтения технической документации.

Будет преимуществом

• Опыт разработки RTL для ASIC.
• Опыт FPGA-прототипирования на Xilinx или Altera, понимание архитектуры ПЛИС и их примитивов.

Условия

• Возможность влиять на архитектуру разрабатываемых блоков, короткие итерации и минимум бюрократии.
• Полная занятость, 40 часов в неделю; гибридный формат работы.
• Офис в Москве, рядом с метро «Шаболовская».
• Конкурентная заработная плата.
• Ежегодный оплачиваемый отпуск — 28 календарных дней.
• ДМС после испытательного срока и страхование от несчастных случаев.
• Дополнительный выходной в день рождения