Зеленоград
Уверенное владение как минимум одним языком описания аппаратуры: SystemVerilog/Verilog/VHDL. Владение RTL-симулятором (любой вендор), опыт верификации или сопровождения...
Подготовка внутренней рабочей конструкторской документации на разрабатываемый блок. Подготовка RTL модели и средств тестирования разрабатываемого устройства. Разработка IP-XACT, SDC...