
Программист ПЛИС (FPGA) (Направление разработки систем связи)
Санкт-Петербург
Опыт описания/тестирования/отладки цифровых схем на языке Verilog/VHDL от 2 лет. Опыт работы c questasim/modelsim.
Разработка, анализ алгоритмов цифровой обработки сигналов и реализация их в ПЛИС. Разработка сопроводительной документации и написание testbench-файлов(Verilog/SystemVerilog).