Жуков
Высшее техническое образование, опыт работы от 3 лет. Знание Verilog/System Verilog. Опыт работы с FPGA Xilinx 7-ой серии...
Разработка IP-блоков цифровой обработки сигналов. Интеграция разработанных блоков в проект. Отладка и сопровождение проектов. Документирование результатов работы.