Москва
Высшее техническое образование. Знание VHDL и/или Verilog, System Verilog. Опыт разработки и внедрения DFT (Scan Insertion, PMBIST, IDDQ, Boundary...
Логический/физический синтез ASIC и отдельных блоков, написание и отладка временных ограничений. Разработка блоков для отбраковочного тестирования (DFT): Scan Insertion...