Москва
Опыт работы от 5 лет. Уверенное знание VHDL/Verilog. Опыт работы с коммерческими RTL-симуляторами. Опыт разработки на ASIC.
Разработка сложных цифровых дизайнов для ASIC. Формирование тестового плана, участие в разработке функциональных тестов. Разработка документации на дизайн.