Москва
Опыт работы не требуется. Знание одного из HDL VHDL/Verilog (VHDL предпочтителен). Базовый опыт работы с любым RTL-симулятором.
Разработка отдельных блоков на VHDL/Verilog. Разработка тестов для своих блоков (функциональных). Разработка документации на блоки. Портирование своих блоков на...