RTL Design Engineer

СБЕР

RTL Design Engineer

Описание вакансии

Наша команда решает амбициозные и передовые инженерные задачи в области разработки высокопроизводительных вычислительных систем.

Обязанности

  • разработка RTL IP-блоков вычислительных устройств, в том числе - составление технической спецификации IP, разработка микроархитектуры и RTL на языке SystemVerilog, участие в составлении планов верификации блоков совместно с командой верификации
  • отладка возникающих проблем разрабатываемых IP на всех этапах имплементации, начиная от RTL и верификации, до финальных стадий дизайна
  • разработка unit-тестов на языках SystemVerilog/Python/С++/etc.
  • интеграция разработанных IP в архитектуру вычислительных устройств
  • оптимизация IP-блоков на уровне RTL в целях повышения производительности, улучшения временных характеристик (сведение таймингов), снижения потребления конечного устройства
  • взаимодействие с другими командами в рамках отладки, тестирования образцов устройства и подготовки документации

Требования

  • опыт разработки цифровых устройств на языках описания аппаратуры Verilog/SystemVerilog/VHDL для FPGA/ASIC от 3 лет
  • умение описывать временные/физические ограничения дизайна (SDC/XDC)
  • умение пользоваться инструментами логического синтеза/оптимизации
  • умение и желание работать в команде
  • технический английский язык для чтения и составления документации
  • умение самостоятельно планировать свою работу, лаконично объяснять и документировать результаты
  • критическое мышление и навык решения задач
  • умение выразить и эффективно донести до своей и смежных команд собственные идеи
  • умение подойти к своим коллегам с эмпатией и поддержкой, выслушать и понять их идеи, иную точку зрения и ценности.

Дополнительные навыки:

  • умение писать SVA
  • опыт работы с CDC/RDC
  • понимание протоколов APB/AHB/AXI, etc.
  • опыт работы с системами контроля версий (git) и треккинга задач (Jira/Redmine/etc.)
  • знакомство с make и скриптовыми языками (perl/python/tcl/shell).

Условия

  • комфортный современный офис рядом с м. Кутузовский проспект, формат работы - гибрид
  • корпоративный спортзал и зоны отдыха
  • более 400 образовательных программ СберУниверситета для профессионального и карьерного развития
  • расширенный ДМС, льготное страхование для семьи и корпоративная пенсионная программа
  • бесплатная подписка СберПрайм+, скидки на продукты компаний-партнеров
  • вознаграждение за рекомендацию друзей в команду Сбера.
Посмотреть контакты работодателя

Похожие вакансии

СалютДевайсы

DSP-инженер

СалютДевайсы

Полный день
  • Москва

  • Не указана

Рекомендуем
YADRO
Полный день
  • Москва

  • Не указана

Рекомендуем
Яндекс
Полный день
  • Москва

  • Не указана

АСТ
Полный день
  • Москва

  • Не указана

Крафтвэй Корпорэйшн ПЛС (ГК Росатом)

Инженер по FPGA-прототипированию

Крафтвэй Корпорэйшн ПЛС (ГК Росатом)

Полный день
  • Москва

  • Не указана

Яндекс
Полный день
  • Москва

  • Не указана

Цифровые решения, НПП

Инженер верификации ASIC/FPGA

Цифровые решения, НПП

Полный день
  • Москва

  • Не указана

БЮРО 1440
Полный день
  • Москва

  • Не указана

Е-Флопс
Полный день
  • Москва

  • Не указана

МТУСИ
Полный день
  • Москва

  • до 230000 RUR

БЮРО 1440
Полный день
  • Москва

  • до 230000 RUR

НТЦ Модуль
Полный день
  • Москва

  • до 230000 RUR

YADRO
Полный день
  • Москва

  • до 230000 RUR

Смартком
Полный день
  • Москва

  • до 230000 RUR

Крафтвэй Корпорэйшн ПЛС (ГК Росатом)

Инженер верификатор

Крафтвэй Корпорэйшн ПЛС (ГК Росатом)

Полный день
  • Москва

  • до 230000 RUR

НПЦ ЭЛВИС

Engineer DFT (ASIC)

НПЦ ЭЛВИС

Полный день
  • Москва

  • до 230000 RUR

ГК ТОФС
Полный день
  • Москва

  • до 230000 RUR

Хотите оставить вакансию?

Заполните форму и найдите сотрудника всего за несколько минут.
Оставить вакансию