Нижний Новгород
Опыт верификации и/или разработки RTL для FPGA или ASIC. Уверенный пользователь RTL симулятора (Mentor, Cadence, Synopsys, Xilinx).
Планирование функциональной верификации и разработка тестовых планов IP блоков. Разработка верификационных окружений для разрабатываемых в компании IP блоков.