Санкт-Петербург
Вы обучаетесь на 3-4 курсе бакалавриата или 1-2 магистратуры. Опыт разработки RTL для ASIC/FPGA. Хорошие знание Verilog...
Департамент разработки процессорных архитектур является частью полупроводникового дивизиона YADRO и ведёт разработку процессорных IP ядер RISC-V для использования в...