Ведущий инженер-разработчик FPGA (ПЛИС) (м.Царицыно)
Полный день
| ФГУП Всероссийский научно-исследовательский институт автоматики им. Н.Л. Духова ( ГК Росатом) Москва
Высшее (техническое) образование. Знание Verilog. Опыт работы с FPGA ( FIFO, CMT, PLL, GTH, AXI, JESD204) . Опыт разработки принципиальных схем...
Сбор данных от АЦП ( JESD204, память FIFO, DDR2/DDR3 SDRAM2). Работа со скоростными портами (GTX, GTH).