Москва
Уверенное знание Verilog/VHDL. Навыки разработки, отладки и верификации проектов на ПЛИС. Уверенное знание САПР для разработки. Знания в области...
Разработка проектов ПЛИС Altera или Xilinx для систем цифровой обработки сигналов. Организация интерфейсов АЦП/ЦАП, интерфейсы SPI, USB,UART.Ethernet.