Москва
Уверенное владение SystemVerilog/Verilog. Следование стандартным методикам верификации, включая UVM. Разработка, внедрение и тестирование IP блоков в составе СнК (SoC).
Разработка RTL описания для цифровых блоков для СБИС (ASIC) и ПЛИС (FPGA). Разработка тестового окружения и документации для разработанных блоков.