Москва
Знание языков описания аппаратуры Verilog/VHDL/SystemC/ SystemVerilog, языков программирования С/С++. Опыт разработки программного обеспечения – не менее 3 лет.
Функциональная верификация цифровых СФ-блоков, подсистем и СнК. Разработка программного обеспечения для микроконтроллеров и микропроцессоров. Разработка тестового окружения, верификационных IP...