Зеленоград
Законченное высшее техническое образование. Знание языков описания аппаратуры Verilog (SystemVerilog). Владение САПР для разработки, моделирования и верификации проектов на ПЛИС.
Разработка модулей интерфейсного сопряжения (SerDes, UART, SPI, I2C, CAN, Ethernet, MIL-STD-1553). Разработка IP-ядер, проектирование архитектуры...