Стажёр ПЛИС/FPGA

Т8 открывает набор на стажировку в отдел разработки ПЛИС. Вы будете работать над реальными продуктовыми задачами и по итогам стажировки сможете перейти в штат.

Вас ждёт

• Разработка RTL-логики на SystemVerilog для платформ Xilinx UltraScale+.

• Моделирование и верификация разрабатываемых модулей.

• Отладка прототипов на реальном железе (отладочные платы, измерительное оборудование).

• Написание технической документации на основе написанного кода и архитектурных решений.

Мы ждём от вас

• Профильное направление обучения и пройденный курс по ПЛИС / цифровой схемотехнике.

• Базовые знания Verilog / SystemVerilog и понимание принципов работы цифровой логики.

• Наличие учебного проекта, курсовой или дипломной работы по теме, которую вы сможете аргументированно защитить и обсудить.

• Готовность работать в офисе в от 20 часов в неделю.

Будет вашим преимуществом

• Базовый опыт работы в средах Vivado, Quartus или ModelSim.

• Наличие профиля на GitHub с примерами кода.

Условия стажировки

• Продолжительность стажировки: 4-6 месяцев.

• Часы работы и график: не менее 20 часов в неделю. Гибкое планирование под ваше расписание в вузе.

• Формат: офис в Москве на м.Преображенская площадь.

• Оформление: срочный трудовой договор, оформление с первого рабочего дня. Перспектива перехода в штат после успешного завершения стажировки.

• Развитие: персональный ментор, код-ревью и погружение в стандарты разработки телеком-оборудования.

• Заработная плата обсуждается по итогам технического интервью.

Как проходит отбор

1. HR-скрининг (20-30 мин): звонок с HR, чтобы обсудить ваш опыт.

2. Техническое собеседование (60-90 мин): встреча с руководителем отдела в офисе.

3. Оффер: приглашение на стажировку.