Инженер-верификатор

С 1995 года мы являемся неотъемлемой частью российской высокотехнологичной индустрии. Наша экспертиза лежит в области создания аппаратно-программных комплексов для задач, где важны высочайшая надежность и точность. Среди наших направлений — интеллектуальные системы анализа данных, алгоритмы работы с изображениями, передовые решения в области связи и навигации, а также выполнение сложных научно-исследовательских проектов.

На данный момент мы ищем к себе в команду Инженера-верификатора!)

Что мы предлагаем нашему будущему коллеге:

• Полностью официальное трудоустройство;
• Аккредитованная IT-компания, входим в реестр ОПК и являемся системообразующей;
• Высокую заработную плату;
• Индексация заработной платы;
• Премии по результатам работы;
• Работу в комфортном офисе в шаговой доступности от метро и МЦД;
• Внутренние и внешние обучения;
• Расширенный ДМС со стоматологией;
• Различные спортивные мероприятия (хоккей/футбол/баскетбол);
• Осмотр врачей 2 раза в год.

Что мы ожидаем:

• Высшее техническое образование;
• Опыт работы с САПР моделирования Cadence Incisive/Xcelium, ModelSim, QuestaSim, Vivado;
• Опыт работы с системой контроля версий GIT;
• Опыт работы с системой контроля ошибок Jira;
• Знание и понимание основ цифровой схемотехники;
• Знание языков Verilog/SystemVerilog;

Будет плюсом:

• Языки - Tcl, Python;
• Понимание принципов constraint-random testing(CRT), functional coverage, assertions;
• Понимание основ методологии UVM;
• Знание протоколов обмена системных коммутационных сред AMBA APB, AHB, AXI3/AXI4;
• Знание интерфейсных протоколов Ethernet, SPI, UART, I2C и т.п.

Чем предстоит заниматься:

• Оперативное управление процессом верификации СФ-блоков и микросхем через планирование, постановку задач и контроль работы ведущих инженеров, старших инженеров и инженеров;
• Составление, детализация, согласование, контроль и подготовка отчётности выполнения планов верификации (функциональное покрытие, покрытие по коду), в том числе в среде Cadence vManager;
• Реализация и сборка компонентов верификационного окружения по заданным в верификационным требованиям;
• Реализация тестов согласно верификационному плану и их запуск для различных типов моделей – RTL, pre-layout gate-level netlist, (SDF);
• Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках.

Если увидели в этом описании себя - скорее откликайтесь!)