Департамент разработки IP создает кастомизируемые микропроцессорные ядра, технологии и программные инструменты на базе RISC-V ISA. Нашими клиентами и партнерами являются ключевые компании из США, Азии, Европы и России, разрабатывающие вычислительные платформы, системы хранения данных, персональные и smart- устройства, включая высокопроизводительные гетерогенные многоядерные системы со сложной специализацией и расширениями ISA, производимые с использованием новейших технологий до 5 нм.
Мы являемся активным участником конференций и рабочих групп по стандартизации RISC-V и проектам с открытым исходным кодом. Наше ядро SCR1 с открытым исходным кодом, опубликованное под разрешительной лицензией, стало одним из самых популярных проектов GitHub по процессорам RISC-V.
Цель
Команда RTLGen находится на ранней стадии внедрения Chisel и сопутствующей инфраструктуры CIRCT в RTL-стек разработки. В настоящее время ведется работа по переносу небольших параметризуемых IP-ядер на Chisel, чтобы в дальнейшем применять этот подход к большим IP.
Эта деятельность включает, но не ограничивается разработкой расширений ЯП Scala для Chisel, проприетарной библиотеки компонентов Chisel и инструментов инфраструктуры CIRCT для нужд разработки IP-ядер.
Обязанности:
Требования:
Преимуществом будет:
Мы предлагаем:
Москва
до 300000 RUR
Открытая мобильная платформа
Москва
до 300000 RUR
Москва
от 287500 RUR
Москва
от 287500 RUR